RISC-V CPU课程设计报告【计算机组成原理课设】

博主在ujs大二完成的计算机组成原理课设，内容是RISC-V CPU设计。（当时也是做的快吐血了~~）

完成情况（写在前面）
    在本次计算机组成原理课程设计中，我完成一个基于RISC-V指令集架构的模型CPU。此CPU可以实现I型、R型、S型、B型、U型和J型指令。     其中I型指令主要是将寄存器中的数据和生成的立即数进行运算，最终将结果存入寄存器中；此外，对于I型指令中的load指令，实现了将从数据存储器中去除的数据存入寄存器中。R型指令主要是将两个寄存器中的值进行运算并将结果存入寄存器中。S型指令主要是sw指令，实现将寄存器中的值送到指定的存储单元的功能，其中存储单元的获取采用的是变址寻址。在B型上，我主要实现了BEQ、BNE、BLT、BGE等指令，分别实现了相等，不相等，小于，大于等于时进行分支转移。最后，在拓展指令上，除了B型指令中的BNE、BLT、BGE指令，我还实现了U型指令中的LUI

RISC-V CPU课程设计报告【计算机组成原理课设】最先出现在Python成神之路。