Verilog（一）

基础知识
四种逻辑数值：低（0）、高（1）、未知（X）、高阻（Z）。数据类型：连线型、寄存器型、存储器型。连线型：常用wire tri （默认）。寄存器型：常用于行为级描述。
// reg 型变量一般为无符号数。
reg singned[3:0] rega
rega = -2 // rega的值为1110（14）， 是2的补码

连线型数据类型、寄存器数据类型的声明 没有注明range 表示1位的位宽
reg rega; // 定义一个1位的寄存器变量
reg [7:0] regb; // 定义一个8位的寄存器变量

运算符和表达式（重点）

Verilog（一）最先出现在Python成神之路。