Arm Debug Interface(ADIv5)解析（一）简介与实现【持续更新中】

我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。 关注公众号，拉你进“IC设计交流群”。

文章目录
一、ADIv5 简介二、ADIv5的实现2.1 JTAG-DP

一、ADIv5 简介
ADI 是Arm 用来连接并使用内嵌 CoreSight 架构SoC调试功能的接口，目前最新版本是 ADIv6，我目前工作所用到的 ADIv5，所以先对 ADIv5进行学习。 ADIv5主要组件有两个：
Access Port(AP):ADIv5.0定义了两个AP，即 JTAG-AP 和 MEM-AP
JTAG-AP:访问JTAG设备MEM-AP: 访问 memory 或者带有 memory-mapped 接口的组件 Debug Port(DP): ADIv5.0定义了两个DP，即 JTAG-DP 和 SW-DP
二、ADIv5的实现
ADI的实现方式，即实际模块，被称

Arm Debug Interface(ADIv5)解析（一）简介与实现【持续更新中】最先出现在Python成神之路。