FPGA之JESD204B接口——总体概要 实例 中

1、AD9174配置 本设计采用AD9174，其是一款高性能、双通道、16位数模转换器(DAC)，支持高达12.6 GSPS的DAC采样速率。该器件具有8通道、15.4 Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能，适合单频段和多频段直接至射频(RF)无线应用，本设计要求 （1）200M用户数据，通道内插x6，主路径内插x8，总共48倍内插，实现fs=9.6GHz； （2）输入设备时钟频率为device clk=9600/16=600MHz，同时设备参考时钟=9600/4/348=6.25M； （3）JESD204B参数配置为：L=1、M=2、F=4、S=1、N=16、N’=16、K=32； （4）根据MFSL计算lane rate = (MSNFc10/8)/L=8Gbps，jesd coreclk=lane rate/40=200MHz； （5）配置NCO = 3.8GHz；
2、HMC7044时钟配置 本设计采用的HMC7044是一款高性能双环路整数N分频抖动衰减器，能够选择参考并生成超低相位噪

FPGA之JESD204B接口——总体概要 实例 中最先出现在Python成神之路。