(数字逻辑笔记)用Verilog实现一个简单ALU(组合逻辑)
实验描述:
输入:两个4位二进制数,代表两个操作数A,B;一个3位控制信号operation,代表ALU要进行的运算。本实验中,ALU可以实现8种运算:
输出:4位结果,1位进位
operation | F
000 | A + B
001 | A - B
010 | B + 1
011 | B - 1
100 | NOT A
101 | A XOR B
110 | A AND B
111 | A OR B
实验描述:
输入:两个4位二进制数,代表两个操作数A,B;一个3位控制信号operation,代表ALU要进行的运算。本实验中,ALU可以实现8种运算:
输出:4位结果,1位进位
operation | F
000 | A + B
001 | A - B
010 | B + 1
011 | B - 1
100 | NOT A
101 | A XOR B
110 | A AND B
111 | A OR B
共有 0 条评论