【Verilog】testbench仿真对文本数据的读取和写入

        在需要进行数据对比的情况下，使用仿真波形来对比查看是比较费劲的，可以将仿真数据写入文本，然后使用文本比较软件（如beyond compare）来进行数据对比验证。
        这里介绍一种方式。
        实验内容：从文件1（data_in.txt）中读出数据，写入文件2（data_out.txt），再打印出来，进行对比。
        data_in.txt 中我们先手动写入1-16共16个数据，data_out.txt文空白文件。

 
testbench：
module mem_test();

parameter WIDTH=8;
parameter DEPTH=16;
parameter FILE_PATH_A = "F:/tb/mem_test/data_in.txt";
parameter FILE_PATH_B = "F:/tb/mem_test/data_out.txt";

integer i;
integer file_r,file_w;

reg[WIDTH-1:0]data

【Verilog】testbench仿真对文本数据的读取和写入最先出现在Python成神之路。