FPGA之道——时钟网络资源

文章目录
FPGA中的时钟网络资源全局时钟网络资源区域时钟网络资源IO时钟网路资源

FPGA中的时钟网络资源
时钟信号是时序逻辑的灵魂，也是整个FPGA设计的核心。在某些情况下，它几乎要作用于整个FPGA芯片上的所有寄存器和相关存储单元，而FPGA内部布线资源的时间不可确定性，会使得时钟信号到达各个寄存器的延迟时间有很大出入，因此极易造成时序问题，从而导致系统行为不符合预期。为了避免这种情况，使大规模、高性能、高速度的FPGA设计成为可能，各大厂商都在自己的FPGA芯片中引入了专门的时钟网络资源用于时钟信号的载体。按照应用的区域范围的不同，时钟网络资源一般被分为三大类：
全局时钟网络资源
全局时钟网络资源作用的范围覆盖整个FPGA芯片，它能保证其上所承载的时钟信号到达FPGA芯片上任意两个地方的延迟时间偏差最小。从而能够保证大型的FPGA设计能够被高速的时钟信号所正确驱动。一般来说，全局时

FPGA之道——时钟网络资源最先出现在Python成神之路。