【Verilog基础】CDC跨时钟域问题，个人理解总结（下）（数据丢失、多路扇出、异步复位解决方案）

文章目录

3.3.CDC问题3——数据丢失（延长信号）
3.4.CDC问题4——多路扇出（同步后扇出）
3.5.CDC问题5——异步复位（同步释放）

书接上回：【Verilog基础】CDC跨时钟域问题，个人理解总结（上）（亚稳态、数据收敛解决方案）
3.3.CDC问题3——数据丢失（延长信号）

如图所示，当信号A由时钟域clk_a向时钟域clk_b传输的时候，由于信号持续的时间太短，导致信号无法被触发器F2所采样到，最终将会出现数据丢失的情况，那么对于触发器F2来讲，这个信号就是一个毛刺，它不会被捕获到，

【Verilog基础】CDC跨时钟域问题，个人理解总结（下）（数据丢失、多路扇出、异步复位解决方案）最先出现在Python成神之路。