Xilinx平台SRIO介绍（四）SRIO IP核配置

干货来了，SRIO搬砖全靠它！！

汇总篇：
Xilinx平台SRIO介绍（汇总篇）

目录
前言
一、第一页配置（Basic）
二、第二页配置（logic layer）
三、第三页配置（I/O）
四、第四页配置（BUF）
五、第五页配置（PHY）
六、第六页配置（LOG reg）
七、第七页配置（PHY reg）
八、第八页配置（Shared Logic）
后记

前言
使用IP核之前，最好先看看前3篇文章打底，便于后续的理解掌握。
然后在IPCatalog中输入“SRIO”找到对应IP，进入配置界面。
一、第一页配置（Basic）

 Mode ： Basic / Advance ；选高级，可以对I/O等内容进行配置；但是经验证，Basic模式也挺好，Basic + Share Logic in Core，简直不要太简单。

系统配置：（重点）根据实际情况，选择通道数和每个通道的传输速率、以及参考时钟频率。
Buffer配置 ： 选择发送/接收buffer的深度。深度越大，能缓存的数据包就越多；相

Xilinx平台SRIO介绍（四）SRIO IP核配置最先出现在Python成神之路。