计算机组成原理 8位CPU设计模块仿真

Mr李 • 2021-12-09 01:35 • 好物分享

基于对verilog数字系统设计教程第二版的CPU设计的补充和验证 ALU模块仿真结果：

Accum模块仿真结果：

CLKgen模块仿真结果：与设计相符。注意：ALU_CLK在第5个时钟有效是否设计正确？

DataCTL模块仿真结果：

Reg模块仿真结果：

counter模块仿真结果：

Addr模块仿真结果：

RAM模块仿真结果：

ROM模块仿真结果：

Addr_decode模块仿真结果：

版权声明：
作者：Mr李
链接：https://www.techfm.club/p/8678.html
来源：TechFM
文章版权归作者所有，未经允许请勿转载。

THE END

二维码

gin框架在中间件或 handler 中使用 goroutine

下一篇>>

搜索内容